MOS Capacitor(1) 글입니다

이전 포스팅에서 fet(fIELD eFFECT tRANSISTOR)는 게이트의 전압을 조절하여 나머지 두 단자의 전류를 CONTROL 해주는 DEVICE 이며, 게이트에 어떻게 전류를 안흐르게 해주냐에 따라 그 종류가 결정된다고 했습니다. 그중 JUNCTION fet는 REVERSE BIAS로 인한 DEPLETION REGION이 게이트에 전류가 흐르는 것을 막아주는 역할을 하였고, 가장 대표적인 fet인 mosfet(mETAL oXIDE sEMICONDUCTOR fIELD eFFECT tRANSISTOR)은 게이트에 연결된 INSULATOR가 그 역할을 하게 됩니다.

 

이번 포스팅에서 다룰 mos cAPACITOR에 대해 알아보기전에 잠시 mosfet의 구조에 대해 살펴보겠습니다.

 

mosfet(nmos) 구조

mosfet은  위와 같은 물리적 구조를 가집니다. SOURCE와 DRAIN 사이에 전류가 흐르는 원리를 간단히 알아보면, 게이트에 양전압을 가해주면 oXIDE와 P형 반도체 접합부에 전자들이 모이게 되고 이에 따라 P형 반도체와 접합부가 N형 반도체로 변하게 됩니다.  이렇게 접합부에 새로 생겨난 N형 반도체가 ELECTRON이 움직일 수 있는 채널의 역할을 하게 되어 SOURCE와 DRAIN 사이에 전류가 흐르게 됩니다. 

 

결국 우리가 mosfet를 조금 더 수월하게 공부하기 위해선 METAL-OXIDE-SEMICONDUCTOR의 접합에서 어떠한 일들이 벌어져 전류가 흐를 수 있는 채널이 형성되는지에 대해 먼저 알아야합니다. 위의 네모박스와 같이 METAL-OXIDE-SEMICONDUCTOR로 이루어져 있는 부분을 따로 떼어 mos CAPACITOR라고 하며, 이번 포스팅에선 mosfet의 모든 물리적 현상들이 일어나는 부분인 mos CAPACITOR에 대해 집중적으로 알아보겠습니다. 더불어 위와 같은 경우엔 형성되는 채널이 N형 인 mosfet 이므로 nmos라 하며 nmos가 pmos에 비해 더 빠르고 신뢰성이 높아 중요하기 때문에 nmos를 기준으로 포스팅을 진행하겠습니다.

mos CAPACITOR를 배우기에 앞서 먼저 CAPACITOR에 대해 잠시 짚고 넘어가겠습니다. 우리가 기본적으로 알고있는 CAPACITOR의 구조와 공식들은 다음과 같습니다.

 

평행평판 cAPACITOR

커패시터란 전하를 저장하는 기능을 하는 DEVICE입니다. 위와 같은 평행판 커패시터는 기본적으로 METAL-DIELECTRIC-METAL의 구조를 가집니다. 커패시터에 전압을 가해주었을 때, DIELECTRIC에 생기는 전기선속으로 인해 양쪽 METAL 표면에 같은 양의 전하가 쌓이게 됩니다. METAL에 전하가 쌓이기 위해선 METAL과 METAL 사이에 전류가 흐르지 않는 부도체를 사용해야함은 당연합니다. 

 

또한 커패시터가 얼마나 전하를 잘 쌓이게 하는지의 특성을 나타내는 커패시턴스 c는 위와 같은 두 관계식을 가지게 됩니다. 첫번째 식은 가장 일반적인 형태의 식입니다. DIELECTRIC의 유전율은 고유한 상수값이며 커패시턴스와 비례합니다. 유전율이란 DIELECTRIC이 내부의 DIPOLE들을 이용해 전하를 얼마나 많이 묶어둘 수 있는지를 의미하는 상수값입니다. 결국 유전율은 내부에 얼마나 많은 BOUND CHARGE가 존재하는지에 대한 값을 나타낸다고도 볼 수 있습니다. DIELECTRIC의 경우엔 내부의 CHARGE의 이동이 없기 때문에 1번 식을 이용하여 쉽게 커패시턴스가 계산되며 이때의 커패시턴스는 고정된 상수값을 가지게 됩니다. 이말을 다시 설명하면, 커패시턴스란 얼마나 많은 전하를 양쪽 METAL에 저장할 수 있느냐인데 METAL에 전하를 저장하기 위해선 DIELECTRIC 표면의 CHARGE가 METAL의 CHARGE를 묶어두는 역할을 해야합니다. 그런데 DIELECTRIC 내부의 CHARGE는 이동하지 않으므로 METAL의 CHARGE를 묶어둘 수 있는 내부의 CHARGE 수가 일정하게 유지되어 커패시턴스가 항상 고정된 상수가 될 수 밖에 없습니다. 위 커패시터의 커패시턴스는 고정된 값을 가질 것이며 커패시터가 전하를 얼마나 많이 저장할 수 있는지를 의미하게 됩니다.

 

 

mos CAPACITOR와 일반적인 CAPACITOR의 차이는 평행판 커패시터에서 아래쪽 METAL을 SEMICONDUCTOR로 대체했다는 것에 있습니다. 분명 SEMICONDUCTOR도 유전율을 가지고 커패시턴스가 존재하는데, METAL을 어떻게 대신할 수 있는지에 대해 햇갈릴 수도 있습니다. 나중에 더 자세히 설명을 하겠지만 간단히 언급하고 지나가자면, METAL에는 자유전하만 존재하지만 SEMICONDUCTOR에는 자유전하와 더불어 고정된 FIXED CHARGE인 이온들이 존재합니다.  이점이 일반적인 평행평판 커패시터와 mos CAPACITOR의 가장 큰 차이를 만들어 냅니다.

 

기본적으로 DIELECTRIC과 METAL, 그리고 DIELECTRIC과 sEMICONDUCTOR 표면에 전하가 얼마나 잘 유도되느냐가 mos CAPACITOR의 커패시턴스를 결정한다고 알고 있는것이 중요하며 여기에서 핵심 포인트는 표면입니다. 커패시터의 커패시턴스는 양쪽 METAL 표면에 축적되는 전하에 의해 결정되며, 반도체의 표면은 표면전위에 따라 내부 FREE CHARGE의 이동이 결정되기 때문에 표면에 FREE CHARGE들이 계속 축적되어 mETAL이 있는것처럼 보여 일반적인 커패시터처럼 보일수도 혹은 위치가 고정된 이온들이 드러나게 되어 반도체의 커패시턴스를 고려해야할 경우도 생기게 됩니다. 반도체의 커패시턴스를 고려하게 된다면 2번째 식을 이용하여 표면의 전위가 변할때 반도체 표면의 전하량의 변화를 계산하여 커패시턴스를 구하면 됩니다.

 

아직까지 mos CAPACITOR와 커패시턴스에 대한 감이 안잡힐 수도 있지만 포스팅을 진행하며 훨씬 더 자세히 다룰 것이기 때문에 위의 기본적인 개념정도만 이해하셔도 됩니다.

지금까진 mos CAPACITOR의 구조와, CAPACITOR에 대해 간단히 알아보았습니다.

 

지금 부터 본격적으로 mos CAPACITOR에 전압원을 연결하여 어떠한 일이 일어날지에 대해 정성적으로 알아보겠습니다.

 

먼저 게이트(oXIDE쪽)에 음전압을, P-TYPE 반도체 쪽에 양전압을 가해보겠습니다. METAL에 ELECTRON들이 주입되므로 oXIDE의 METAL쪽 SURFACE에선 이들을 붙잡아두기 위해 양전하들이 정렬되게 됩니다. 또한 위쪽에 양전하들이 정렬되게 되면 당연히 아래의 반도체와의 접합부분엔 음전하들이 정렬이 됩니다.

 

이렇게 반도체 접합부분에 음전하들이 정렬이 되게 되면 P형 반도체의 HOLE들이 oXIDE와의 접합부에 쌓이게 될 것 입니다.

 

전압을 점점 강하게 걸수록 더 많은 전하들이 양쪽에 축적될 것이고 서로 같은양의 전하가 계쏙 쌓일 것입니다. P형 반도체이기 때문에 반도체의 표면에는 HOLE이 계속 쌓이게 되고 이러한 상황을 자유전하가 접합부에 축적된다고 하여 aCCUMULATION 이라 부릅니다. 위 상황에선 반도체 표면에 전하들이 잘 쌓여 METAL 처럼 SEMICONDUCTOR가 동작하므로 하나의 평행평판 커패시터가 존재한다고 볼 수 있으며 당연히 mos CAPACITOR의 커패시턴스는 oXIDE의 커패시턴스 값을 가지게 될 것 입니다.

 

이제 위 상황을 에너지대역도(eNERGY BAND DIAGRAM) 형태로 살펴보겠습니다. 그 전에 아무 전압을 걸어주지 않았을 때의 에너지대역도를 먼저 확인해보겠습니다.

 

fLAT BAND

아무런 전압을 걸어주지 않았을 땐 위와 같이 METAL과 SEMICONDUCTOR의 MODIFIED WORK FUNCTION이 같아 fERMI LEVEL이 일치하며 반도체와 OXIDE간의 INTERFACE STATES를 무시하여 밴드의 BENDING(구부러짐)이 없다는 이상적인 가정을 하고 해석을 해 나가겠습니다. 그냥 WORK FUNCTION이 아닌 MODIFIED인 이유는, vACUUM LEVEL 부터 FERMI LEVEL 까지가 아닌 oXIDE의 cONDUCTION 부터 FERMI LEVEL 까지로 WORK FUNCTION을 정의했기 때문입니다.이전에 알고있던 WORK FUNCTION과 같은 의미를 가진다고 생각해도 무방합니다. 또한 oXIDE엔 FREE CHARGE가 존재하지 않으므로 fERMI LEVEL이 없습니다. 위와 같이 fLAT BAND인 경우가 왜 이상적인지는 이전의 fERMI LEVEL PINNING 포스팅을 보셨다면 잘 알수있습니다.  기본적으로 mETAL과 sEMICONDUCTOR의 WORK FUNCTION은 같을 수 없으며 보통은 반도체의 WORK FUNCITON이 더 큽니다. 또한 전압을 걸어주지 않더라도 INTERFACE STATE가 존재하여 이에 따라 밴드가 BENDING 되기 때문에 위와 같이 실제로 평평한 FLAT BEND일 수는 없습니다. 실제 효과를 고려한 REAL CASE의 경우엔 다음 포스팅에서 주로 다루게 될 것 입니다. 

 

aCCUMULATION (v.gATE0)

게이트에 음전압을 걸어주면 mETAL에 ELECTRON들이 쌓이고 P형 반도체에는 HOLE들이 쌓이게 됨을 잘 알고있습니다. 이점을 생각한 채, 위의 밴드다이어그램을 보면 mETAL은 완벽한 물질이므로 fERMI LEVEL의 변화가 없지만 반도체의 경우 걸어준 전압만큼 fERMI LEVEL은 아래로 내려갑니다. fERMI LEVEL이 내려간 정도, 즉 밴드가 BENDING 된 정도를 위와 같이 QS로 표현하며 S는 SURFACE의 약자로써 반도체 표면에 걸린 전압을 의미합니다. 이렇게 표면에 걸린 전압으로 인해 반도체의 표면에 HOLE들이 쌓이기 때문에 fERMI LEVEL이 내려감은 당연합니다. fERMI LEVEL이 아래로 내려간다는 것은 HOLE이 많아졌다는 것을 의미하며 SURFACE에만 HOLE이 많아지므로 위와 같이 BENDING(구부러짐)이 생길 수 밖에 없습니다. 또한 BENDING이 생겼다는 것은 BAND에 기울기가 생겼다는 것이고 BAND의 기울기가 생겼다는것은 전기장이 형성되었다는 것을 의미합니다. 전압을 걸어주었으니 전기장이 형성되는 것은 당연하다고 생각 할 수 있습니다. 이때 이 전기장의 방향은 게이트에 음전압을 걸어주었으므로 SEMICONDUCTOR에서 METAL 방향으로 형성되며, 이는 반도체 내의 정공이 표면으로 이동하려는 움직임과 일치하는 방향을 가지게 됩니다. 

 

오른쪽에는 SEMICONDUCTOR 표면과 METAL 표면에 축적되는 전하량을 그래프로 표현한 것 입니다. mETAL과 sEMICONDUCTOR의 SURFACE에는 CHARGE의 종류는 다르지만 정확히 같은양의 자유전하가 축적됩니다. 같은양의 자유전하가 양쪽 표면에 축적되므로 우리는 위 상황에선 일반적인 평행평판 커패시터가 존재한다고도 당연히 생각할 수 있습니다. 다른 관점으로 살펴볼 수도 있습니다. 바로 OXIDE와 SEMICONDUCTOR를 이용한 두 커패시터가 직렬로 연결된 형태로써 생각할 수도 있는데, OXIDE의 고정된 커패시턴스에 비해 반도체의 커패시턴스는 매우 클 수 밖에 없습니다. OXIDE에서 외부전하를 묶어주는 역할을 하는 BOUND CHARGE는 한곳에 고정되어 있지만 반도체 내부에서 외부전하를 묶어주는 역할을 하는 자유전하들은 마음껏 움직일 수 있기에 표면에 더 많이 쌓일 수있어 OXIDE 보다 더 많은 외부전하를 묶어줄 수 있습니다. 커패시터의 직렬합성은 일반적인 병렬합성으로 계산되므로 더 작은값이 살아남습니다. 결국, 여기서 하고싶은 말은 aCCUMULATION 상황에선 mos cAPACITOR의 커패시턴스는 oXIDE의 고정된 CAPACITANCE를 가질수 밖에 없다는 것 입니다.

이제 게이트에 양전압을 가해보았을 때의 상황을 알아보겠습니다.

 

게이트에 양전압을 가하게 되면 윗쪽 METAL에 HOLE이 주입되어 쌓이게 됩니다. 이렇게 되면 반대로 P형 반도체의 접합부엔 HOLE들이 밀려나고 FIXED CHARGE인 음이온들이 드러나게 됩니다. 당연히 METAL 내의 축적된 POSITIVE CHARGE(양전하)와 반도체의 접합부에 생겨난 DEPLETION REGION의 음이온(음전하)의 양은 서로 균형을 이뤄야 합니다. 게이트에 더 강한 양전압을 가해줄 수록 더 많은 양전하가 METAL에 축적되게 되고 DEPLETION REGION도 이에 따라 균형을 맞춰주기 위해 더 넓어 질 것 입니다. 그런데 여기에서 중요한점은 DEPLETION REGION에 드러나게 되는 음이온은 움직이지 않는 고정된 CHARGE라는 것 입니다. 따라서 반도체 표면에만 음이온들이 모여있는 것이 아닌 드러난 DEPLETION REGION 전체에 펴져 있게 되므로 반도체의 표면의 전하량은 oXIDE 표면의 전하량에 비해 매우 작습니다. 이에 따라 두 커패시터가 직렬로 연결되어있다는 해석을 다시한번 적용해보면 oXIDE 표면의 전하량이 DEPLETION REGION 표면의 전하량보다 훨씬 많으므로 DEPLETION REGION의 커패시턴스가 oXIDE의 커패시턴스보다 훨씬 작게됩니다. 또한 DEPLETION REGION은 전압을 가함에 따라 점점 넓어지고 DEPLETION REGION의 커패시턴스(c.D.SI/D)는 점점 더 감소하여 mos CAPACITOR의 커패시턴스도 이에 영향을 받아 점점 감소할 수 밖엔 없습니다. 

 

이제 에너지대역도와 거리에 따른 전하량 그래프를 한번 살펴보겠습니다.

 

DEPLETION (v.gATE0)

mETAL 표면엔 HOLE들이 쌓이게 되고 이에 따라 반대로 sEMICONDUCTOR 표면엔 이에 따라 음전하들이 쌓여야 합니다. 따라서 P형 반도체의 HOLE들은 표면에서 BULK쪽으로 이동하게 되고 표면에는 HOLE들이 떠남에 따라 음이온들이 드러나 DEPLETION REGION을 형성하게 됩니다. HOLE들이 표면을 떠나므로 fERMI LEVEL은 더 올라갈 것이며 전류가 흐르는 상황은 아니기 때문에 fERMI LEVEL의 기울기는 존재하지 않습니다. 따라서 전체적인 밴드의 BENDING(구부러짐)이 일어나게 됩니다.

 

전하량 그래프를 보면 METAL 표면에 쌓인 양전하와 반도체의 DEPLETION에 드러난 음이온의 전체적인 전하량은 같습니다. 그러나 METAL의 양전하는 자유롭기 때문에 표면에만 쌓이는 반면 DEPLETION REGION의 음이온은 FIXED CHARGE 즉, 움직일 수 없는 CHARGE 이기에 METAL과 같이 표면에 쌓이는 것이 아닌 DEPLETION REGION에 고르게 분포되어 있게 됩니다. 결국 DEPLETION REGION 표면의 전하와 oXIDE 표면의 전하는 균형을 잃게 되고 mos CAPACITOR의 전체적인 커패시턴스는 이에따라 감소하게 됨은 당연합니다. 

 

더 전압을 강하게 올린다면 fERMI  LEVEL은 더 위로 올라가고 BENDING이 더 심해질 것은 예측할 수 있습니다. 그렇다면 더 전압을 강하게 걸어주었을 때의 에너지대역도와 전하량 그래프를 한번 살펴보겠습니다.

 

INVERSION (v.gATE0)

게이트에 전압을 더 강한 양전압을 걸어주면 위와 같이 fERMI LEVEL은 더 위로 올라갈것이고 이에 따라 BENDING이 더 심해지게 됩니다. 그런데 oXIDE와 반도체의 표면을 보면 fERMI LEVEL이 INTRINSIC fERMI LEVEL보다 더 위로 올라가게 됩니다. 결국 P형 반도체의 표면이 마치 N형 반도체로 변해버리게 되고 이 표면층은 도핑으로 형성된 것이 아닌 인가전압에 의해 P형 반도체가 반전됨으로써 형성된 것 입니다. 이렇게 반도체의 표면이 반전되는 것을 INVERSION이라고 하며 표면의 INVERSION LAYER는 DEPLETION REGION에 의해 P형 반도체로부터 분리되어 있으며 mos CAPACITOR 동작의 KEY가 됩니다. 특히 반도체 대역의 휘어진 정도 즉, 표면의 전위가 fERMI LEVEL과 INTRINSIC LEVEL의 2배 되는 시점부터 그냥 INVERSION이 아닌 sTRONG INVERSION이라 부르며 INVERSION이 시작되고 부턴 DEPLETION REGION도 더이상 넓어지지 않고 전압이 증가함에 따라 금속에 쌓이는 전하에 대응되는 반도체의 전하는 모두 표면의 INVERSION 되어 생긴 전하들이 대체하게 됩니다. 결국 반도체에 DEPLETION REGION만 존재할 때는 METAL이 하던 역할을 제대로 하지 못하여 mos CAPACITOR의 커패시턴스가 감소하였지만 INVERSION이 일어나기 시작하면 INVERSION LAYER에 생기는 전자들 덕에 반도체 표면의 전하와 oXIDE 표면의 전하가 균형을 점점 이루게 되어다시 METAL의 역할을 할 수 있게되고 커패시턴스가 다시 oXIDE의 커패시턴스로 회복되게 됩니다. 또한 당연히 위 전하량 그래프의 각각의 전하량은 서로 같습니다.

 

그렇다면 어떻게 표면이 N형 반도체로 바뀌는 INVERSION이 일어나게 되는 것인지에 대해 물리적으로 확인해보겠습니다.

 

먼저 이것을 이해하기 위해선 열적 ehp(eLECTRON hOLE pAIR) 생성에 대해 알고있어야 합니다. 도핑되어있지 않은 반도체인 INTRINSIC SEMICONDUCTOR에선 반도체 원자의 전자하나가 열에너지로 인해 탈출하게 되고 이에 따라 FREE ELECTRON과 FREE HOLE이 동시에 생성되며 이것을 ehp라 하고 이때의 도핑농도를 INTRINSIC CARRIER CONCENTRATION N.I라 했었습니다. 생성된 ehp는 RECOMBINATION(재결합) 되고 다시 생성되는 과정을 반복하게 되며 특정 온도에서의 N.I 값을 유지하게 됩니다. 도핑이 되어있는 반도체도 마찬가지로 열적인 ehp 생성이 당연히 존재합니다. 또한 DEPLETION REGION 내부엔 고정된 이온들만 존재하지 않습니다. 당연히 반도체 원자도 함께 존재합니다. 이에 따라 DEPLETION REGION 내부에도 열에너지만 존재하다면 계속해서 열적인 ehp 생성이 진행되고 있을 것 입니다.

 

DEPLETION REGION에 ehp가 생성된 상황입니다. 이렇게 생성된 ehp는 DEPLETION REGION 내부 전계에 의해 DRIFT될 것이며 전자는 위로 정공은 아래로 내려갈 것입니다. 결국 더 강한 전압을 걸어주게 되면 전체 영역에 걸쳐 생성된 전자들이 더 빨리 DRIFT 되므로 결국 반도체의 표면에 점점 더 많은 전자들이 축적되어 P형 반도체에서 N형 반도체로 특성이 반전되게 됩니다.

 

지금까지 한 내용을 간단하게 표로 정리해보면 다음과 같습니다.

 

이제 정량적으로 문제를 해석해 나가보겠습니다. 

 

커패시터에서 가장 중요한 값은 바로 커패시턴스 c일 것 입니다.  먼저 mos CAPACITOR의 커패시턴스는 다음과 같이 표현 할 수 있습니다.

 

위에서 설명하였듯 mos CAPACITOR에서 SEMICONDUCTOR가 mETAL의 역할을 해줄 경우엔 전체 커패시턴스 cc.I (oXIDE CAPACITANCE)가 된다고 했었습니다. 그 이유가 바로 위식에 있습니다. 다시한번 말하면 mos CAPACITOR는 평행평판 커패시터의 한쪽면을 반도체로 대채한 것이 아닌, DIELECTRIC과 SEMICONDUCTOR를 이용한 각각의 커패시터의 직렬합으로써 볼 수 있습니다. 이러한 커패시터의 직렬합을 위 식이 의미하게 됩니다. 이제 위 식을 가지고 다시 설명을 해보면, sEMICONDUCTOR가 mETAL의 역할을 해준다는 것은 표면에 전하가 잘 축적된다는 것인데 이것을 반도체의 커패시턴스 관점에서 살펴보겠습니다. sEMICONDUCTOR 표면에 전하가 잘 축적되니 이 표면과 접합된 서로 전류가 흐르지 않는 상황의 mETAL이 존재한다면 해당 표면에 쌓이는 전하를 반도체 표면의 전하가 잘 묶어줄 수 있을 것 입니다. 결국 이때의 sEMICONDUCTOR의 커패시턴스는 매우크다고 볼 수 있습니다. 그러므로 sEMICONDUCTOR의 표면에 전하가 잘 축적되는 상황에선 위 식에 의해 cc.I가 되는 것 입니다. 반대로 반도체 표면에 DEPLETION REGION이 생기게 되면 DEPLETION REGION 표면의 전하는 한정적이므로 커패시턴스가 줄어들게 될 것 이때엔 C.s를 직접 계산하고 위 식을 이용하여 전체 MOS capacitor를 계산해야합니다.

 

결국 위식에서 C.i 값은 결정되어 있으니 C를 계산하기위해서 우리는 반도체의 커패시턴스인 C.s를 계산해야합니다. 반도체의 커패시턴스는 우리가 앞서 배운 식으로써 표면해 줄 수 있습니다.

 

반도체 표면에 걸리는 전압의 변화가 존재할 때, 반도체의 전하량이 얼마나 변하는지를 알 수 있다면 반도체의 커패시턴스를 계산할 수 있습니다.

 

위 식을 계산해내기 위해선 반도체의 전하량(Q.s)을 반도체 표면에 걸리는 전압(.s)으로 표현된 식으로 정리할 수 있어야 합니다. 먼저 전하량과 전압이 서로 관계된 식을 생각해보면 포아송 방정식을 생각해 낼 수 있습니다.

 

우변의 전하밀도는 반도체내 전하들의 농도들을 이용하여 다음과 같이 풀어 쓸 수 있습니다.

 

이제 우변의 농도식들을 각각 구해 전하밀도를 구한 결과는 다음과 같습니다.

 

이제 우변의 표현이 끝났습니다. 좌변이 미분되어 있는 형태이기 때문에 양변에 적분이 필요할 것 입니다. 적분을 하기 위해 좌변을 조금 정리하여 새롭게 식을 정리해보겠습니다.

 

이제 적분구간을 정해야합니다. 우변의 적분구간을 먼저 정해보면, 실질적인 전하가 존재하는 영역은 bending이 존재하는 영역이므로 구부러진 정도인 (x)는 0부터 .s까지 적분하면 됩니다. 좌변의 적분구간은 bend의 기울기가 존재하는 영역에서만 전기장이 존재하므로 기울기가 존재하지 않는 영역에서의 전기장의 세기인 0부터 표면에서 걸리는 가장 강한 전기장인 E.surface까지 적분을 해주면 됩니다. 결국 두 적분구간의 길이는 같을 수 밖에 없습니다. 적분을 한 결과는 다음과 같습니다.

 

위 식에서 Debye screening length(디바이 길이) L.D는 쉽게 말하면 전하가 다른 전하에 영향을 줄 수 있는 거리 입니다. 전하들이 존재하는 공간에 어떠한 전하를 넣었다고 생각해 봅시다. 이때 넣어준 전하는 디바이 길이를 가지며 이 디바이 길이 이상 떨어져 있는 다른 전하들은 넣어준 전하의 영향을 받지 않게되고 따라서 이것이 마치 중성인 것 처럼 보입니다. 식을 잘 보면 도핑농도와 반대 의존성을 가지게 됩니다. 그 이유도 간단합니다. p형 반도체에 음으로 대전된 구를 넣어보겠습니다. p형 반도체의 hole들은 음으로 대전된 구에 반응하게 되고 하나 둘씩 대전된 구에 들러 붙습니다. 구와 가까이 위치한 hole부터 시작하여 하나둘씩 들러 붙다보면 결국 대전된 구의 영향을 구에 들러 붙은 hole들이 상쇄하게 될 것입니다. 영향이 모두 상쇄된 후 가장 최근까지 들러 붙은 hole과 대전된 구의 거리가 바로 디바이 길이입니다. 만약 반도체의 도핑농도가 더 높다면 hole들이 더 빽빽하게 존재할 것이고 이에 따라 상대적으로 작은 디바이 길이에 존재하는 hole들만으로도 대전된 구의 영향을 상쇄시킬 수 있습니다. 따라서 디바이 길이와 도핑농도는 반대 의존성을 가지게 됩니다.

 

이제 다시 본론으로 돌아오게습니다. 지금 우리가 하고 있는것은 반도체의 전하량 Q.s를 표면전위 .s로 표현하는 것 입니다. 지금 표면전계 E.s를 .s로 표면하는것 까진 진행하였습니다. 이제 Q.s를 E.s로 표현한다면 최종적으로 우리가 원하는 결과를 얻어낼 수 있게됩니다. 전하량과 전기장의 관계는 가우스의 법칙을 이용하면 쉽게 정리할 수 있습니다.

 

이제 위 식을 .s로 미분하면 반도체의 커패시턴스를 계산할 수 있습니다. 그 이전에 위 식을 이용하여Q.s와 .s의 그래프를 한번 살펴보겠습니다.

 

위 그래프를 분석해 보면 우리가 그동안 정성적으로 알고있던 것들을 그래프로 한눈에 파악할 수 있습니다.

먼저 게이트에 음전압을 걸었을 때를 Accumulation이라 하며 정공이 표면에 축적된다 했습니다. 위 그래프를 보면 표면전위 .s가 음전압일때가 게이트에 음전압을 걸었을 때일 것이며 정공이 표면에 잘 축적되어 전하량이 올라가는 것을 볼 수 있습니다.

게이트에 양전압을 걸었을 땐 처음엔 depletion region이 형성되며 반도체 표면엔 고정된 위치의 이온만 존재하게 됩니다. 따라서 전하량이 크게 증가하지 않고 metal의 역할을 하지 못하게 됩니다. 그러나 전압을 점점 증가할 수록 조금씩 EHP에 의해 electron이 쌓이긴 합니다. 이 구간을  week inversion이라고 하며 결국 더 강한 전압을 걸어주면(.s2.F) Strong inversion이 일어나고 표면에 전하가 매우 많이 쌓이게 됩니다. 이에 따라 더이상 이온의 도움은 필요하지 않게되고 depletion region은 더이상 증가하지 않습니다.

 

위 그래프의 기울기가 바로 우리가 최종적으로 구하려고 하는 커패시턴스 값일 것이며 전압에 따른 커패시턴스 그래프를 그려보면 다음과 같습니다.

 

우리가 알고있는 상황이 정확히 설명되는 그래프가 그려집니다. accumulation과 Strong inversion에선 반도체 표면의 전하가 많이 쌓이기 때문에 metal과 같은 역할을 하여 C.i값을 가지며 나머지 상황에선 커패시턴스는 이보다 감소된 값을 가짐을 확인 할 수 있습니다. 

 

그러나 위 그래프에선 몇가지 생각해볼만한 점들이 존재합니다. 먼저 주파수에 관한 부분입니다. 만약 주파수가 1MHz 이상이라면 된다면  depletion region에서 생성된 EHP는 전기장에 이끌려 가기도 전에 전압의 방향이 바뀌어 표면에 전하가 쌓일 수 없게 됩니다. 결국 inversion이 일어나지 않으며 계속 낮은 커패시턴스 값을 가지게 됩니다.

 

두번째 부분은 Strong inversion이 일어나기 위해 필요한 게이트 전압인 V.T(Threshold voltage)입니다. 게이트의 전압은 insulator(Oxide, 절연체)와 반도체 표면에 나눠져 걸릴 것 입니다. Strong inversion이 일어나기 위해선 먼저 반도체 표면에 2.f 만큼의 전압이 걸려아 함은 알고 있습니다. Strong inversion이 일어난 후엔 depletion region이 최대로 늘어나 고정되어 있는 상태일 것입니다. 따라서 절연체에 걸리는 전압은 최소한 inversion이 일어나기 직전인 depletion region이 최대늘어나 있을 때의 전압값을 가져야 합니다. 결국 최대로 depletion region이 형성되었을 때의 절연체에 걸리는 전압과 2.f의 합이 바로 V.T일 것 입니다. 

 

절연체에 걸리는 전압은 절연체 양쪽에 쌓여 있는 전하와 관계됩니다. 절연체의 안쪽 양 표면엔 절연체와 접해있는 부분의 전하를 묶어두기 위한 전하가 존재하게 되고 이 전하의 양과 절연체 밖에 묶여있는 전하의 양은 서로 같습니다. 따라서 반도체 표면의 전하량을 알고 있다면 이는 절연체의 한쪽 표면에 쌓인 전하량과 같으므로 절연체에 걸리는 전압을 구해낼 수 있습니다.

 

그런데 우리가 구하고 싶은 절연체의 전압은 depletion region이 최대로 증가했을 때의 전압입니다. depletion region이 최대로 증가했을 때는 MOS capacitor의 커패시턴스가 가장 낮을때이며 이때 반도체의 전하량의 성분 중 depletion region의 이온에 의한 성분들이 가장 dominant 할 것 입니다. 이를 Q.d라 표현한다면 결국 V.T는 다음과 같이 계산됩니다.

 

세번째 부분은 위 그래프로 우리는 많은 정보를 얻을 수 있다는 점입니다. 만약 NMOS의 Oxide두께를 알고싶다면 위 그래프의 C.i값을 이용하여 C.i.i/d의 식을 이용하여 구해낼 수 있습니다. 또한 NMOS인지 PMOS인지도 위 그래프를 보고 알아낼 수 있는데, 위와 같은 모형이면 NMOS 이고 위와 좌우 반전된 그래프가 그려지면 PMOS입니다. 위 그래프에서 커패시턴스의 최소값을 알면 C.min.si/w.max 관계식에 의해 depletion region의 최대길이도 계산할 수 있습니다. depletion region의 최대길이를 알 수있다면 반도체의 도핑농도까지 계산할 수 있습니다. 결국 우리는 위 그래프 하나로 MOSFET의 type, 두께, 농도 등등 다양항 정보를 얻어낼 수 있는 것 입니다.

 

마지막으로 생각해 볼 부분은 바로 depletion region이 시작되는 부분의 전압이 0이 아닌 것 입니다. 우리는 여태 게이트의 전압이 0V 이상의 양전압이 가해졌을 때 depletion region이 시작된다고 알고있었으나 이는 ideal한 case이며 실제와는 다릅니다. 왜냐하면 위에서 해석할 땐  이상적인 가정을 했기 때문입니다. 사실 work function의 차이가 존재하므로 metal과 semiconductor의 fermi level이 서로 평형을 이루는 과정에서 애초에 bending이 이루어 집니다. 또한 Oxide와 Semiconductor의 접합부에서도 많은 기타효과들이 존재합니다. 따라서 Flat band를 만들어주기 위한 전압인 V.FB가 필요하게 되며 0V가 아닌 V.FB를 기준으로 우리가 알고있는 현상들이 진행되게 됩니다. 이에 따라 위에서 정의한 V.T도 달라질 것은 당연합니다.

 

다음 포스팅에선 이상적인 case가 아닌 어떤 실제 효과들이 위 상황에 영향을 미치는지에 대해 자세히 알아보고 더 정확한 V.T를 계산해보도록 하겠습니다.

[출처] MOS Capacitor(1)|작성자 장용희