MOSFET BASIC THEORY 알아볼까요

이번 포스팅은 저번 포스팅에 이어 MOS Capacitor의 real case에 대해 자세히 알아보겠습니다. 혹시나 이전 포스팅을 보지 않으셨다면 먼저 보고 오시는 것을 추천드립니다.

 

MOS Capacitor(1)

이전 포스팅에서 FET(Field Effect Transistor)는 게이트의 전압을 조절하여 나머지 두 단자의 전류...

blog.naver.com

 

우리가 저번 포스팅에서 배운내용 중 가장 핵심은 Threshold voltage V.T입니다. 이는 Strong inversion이 시작될 때의 전압이며 다르게 표현하면 channel을 형성하기 위한 즉, device를 동작시키 위한 전압입니다.

 

Threshold voltage

하지만 위 식은 이상적인 경우에만 성립되는 식입니다. 이전 포스팅에서 게이트에 아무런 전압을 가해주지 않았을 때(V.Gate0) 즉, 반도체가 평형상태일 때 우리가 문제를 해석하였던 에너지대역도와 실제 효과를 적용한 경우의 에너지대역도를 비교해보겠습니다.

 

ideal & real case

보시다시피 실제의 경우엔 특정 효과들로 인해 이미 band의 bending이 이루어져 있습니다. 이는 이미 반도체 표면에 electron이 쌓여있다는 것을 의미합니다.

 

결국 우리가 해석했던 결과들을 그대로 유지시켜주기 위해선, 반도체의 fermi level이 위로 올라가 band의 bending이 되어있는 만큼 다시 전압을 걸어주어 이를 다시 평평하게 만들어주어야 합니다. band를 평평하게 만들어주기 위해선 반도체의 fermi level을 다시 아래로 내려주어야 하기 떄문에 게이트에 음전압을 걸어주어야 합니다. 이때 fermi level을 내려 band를 다시 flat하게 만들어주는데 필요한 음전압을 Flat band voltage V.FB라고 하며 에너지밴드 다이어그램상에선 다음과 같이 표현할 수 있습니다.

 

결국 우리가 알고있는 모든 현상의 시작점은 V.Gate0이 아닌 V.GateV.FB일 것은 커패시턴스 그래프를 확인하면 쉽게 파악할 수 있습니다.

 

이상적인 경우엔 V.Gate가 0V 이상일 때 부터 Depletion이 사작된 반면 위 그래프의 게이트 전압축인 x축을 살펴보면 실제의 경우엔 0이 아닌 V.FB 이후에 Depletion이 시작되는 것을 확인할 수 있습니다. V.FB만큼의 게이트 전압을 가해주었을 때 밴드가 평평해지기 때문에 V.FB가 원점이 되는 것은 너무 당연한 결과입니다. 다시 한번 반복하면 V.FB는 밴드를 다시 평평하게 해주기 위해 fermi level을 내려줄때 필요한 게이트전압이므로 음전압 입니다.

 

결론적으로 우리가 정의한 이상적인 경우의 channel을 형성시켜주기 위해 필요한 게이트 전압인 Threshold voltage는 실제의 경우를 반영한다면 밴드를 다시 평평하게 만들어주는데 필요한 V.FB를 더해주어야 하며 다음과 같이 변화됩니다. 

 

Channel이 형성되는데 필요한 게이트전압인 V.T의 값을 정확히 계산해내기 위해선 flat band를 만들어주는데 필요한 전압인 V.FB를 알아내야 합니다. 따라서 지금부터 어떠한 요인들이 평형상태 반도체의 band의 bending을 일으키는지에 대해 알아보도록 하겠습니다.

첫번째 요인은 매우 간단합니다. 우리는 이상적인 경우엔 단순히 Metal과 Semiconductor의 work function이 같다고 가정하였습니다. 접합이 존재할때 평형상태에서 band의 bending이 일어나는 이유는 모두 fermi level을 맞춰주기 위함입니다. 하지만 보통의 경우엔 Semiconductor의 work function이 Metal의 work function보다 더 큽니다. work function의 차이는 fermi level의 차이를 의미하기 때문에 Semiconductor의 work function이 Metal의 work function보다 더 크므로 Semiconductor의 fermi level이 위로 올라가 band가 위로 bending 되는 것 입니다.

 

work function의 차이로 인한 band의 bending

metal과 semiconductor의 work function 차이만큼 semiconductor의 fermi level이 올라가 있으므로 이를 다시 평평하게 해주기 위해선 두 work function의 차이만큼의 음전압을 게이트에 걸어주어야 합니다. 따라서 Flat band voltage를 다음과 같이 구할 수 있습니다.

 

그렇다면 게이트에 위 전압을 걸어주면 flat band가 이루어질까요? 위 전압만으론 flat band가 이루어 질 수 없습니다. 그 이유는 oxide 내엔 bound charge이외에 추가적인 양전하가 존재하기 때문입니다. 이 양전하(Oxide interface charge)가 oxide면에 존재함으로써 반도체 표면에 음전하를 유기하게 되고 이에 따라 band의 bending이 일어납니다. 결국 우리는 oxide 내에 존재하는 양전하의 효과를 없애주기 위해 그만큼의 음전압을 더 걸어주어야 합니다.

 

따라서 최종적으로 Threshold voltage는 다음과 같이 정리할 수 있습니다.

 

위 식의 항 중 Q.i와 C.i를 제외한 모든 항이 반도체 기판의 도핑레벨에 의존하며, V.T는 반도체의 depletion region의 전하량인 Q.d에 따라 가장 변화가 큽니다. 또한 Threshold voltage는 device의 동작점이므로 작을 수록 파워측면에서 효율이 좋을 것 입니다. NMOS와 PMOS에 대한 기판 도핑에 따른 Threshold voltage 그래프를 그려보면 다음과 같습니다.

 

 

거의 대부분의 circuit은 파워효율의 이유로 인해 NMOS와 PMOS가 함께 사용되는 CMOS로 만들어 집니다. 그런데 위 그래프를 보면 PMOS와 NMOS의 그래프 개형이 반대로 그려져 CMOS로 circuit을 구성한 device의 동작점인 적절한 Threshold voltage V.T의 설계가 쉽지 않습니다.  이를 해결할 수 있는 방법으로 Gate에 Metal이 아닌 Poly Silicon을 사용하는 방법이 존재하며 이에 대해 알아보도록 하겠습니다.

 

Gate에 Poly Silicon을 사용하게 되면 metal에 비해 녹는점이 높기 때문에 안정적인 동작이 가능하다는 장점과 함께 V.T의 설계가 쉬워진다는 장점이 존재합니다. 더불어 Poly Silicon은 단결정 실리콘에 비해 만들기가 훨씬 쉬울것은 당연합니다. 그렇다면 p-type Silicon substrate(기판)과 n+ poly Silicon으로 gate를 구성한 NMOS와 n-type Silicon substrate(기판)과 p+ poly Silicon으로 gate를 구성한 PMOS의 V.T를 한번 구해보고 기판 농도에 따른 그래프를 그려보겠습니다.

 

dual poly Si gate

 

그 이전에 간단한 계산을 위해 다음과 같은 가정들을 하겠습니다.

 

Assumptions

첫번째 가정은 poly Silicon이 고농도로 도핑되어 있어 n+,p+ poly Silicon의 Fermi level이 conduction, valence band에 위치하는 Degenerated semiconductor로 만들어져 있다는 것 입니다. 두번째 가정은 Oxide의 interface charge가 없다는 것이며 세번째 가정은 intrinsic fermi level이 정확히 band gap의 절반이라는 가정입니다. 마지막 가정은 band-gap narrowing이 없다는 것인데 사실 도핑을 많이 해주면 band gap이 줄게되며 이를 band-gap narrowing 이라고 합니다. 여기에선 이 효과를 무시한채 계산을 할 것 입니다.

 

기반과 poly 모두 Silicon이므로 band-gap은 모두 같으며 위와 같이 n+ poly, p+ poly, NMOS 기판(p-type body), PMOS 기판(n-type body)의 에너지대역도가 그려집니다.

 

이렇다면 이제 부터 본격적으로 NMOS의 Gate를 n+ ploy로 PMOS Gate를 p+ poly로 사용하였을 때의 V.T를 계산해보겠습니다.

 

V.T의 계산결과는 metal을 사용했을 때와는 달리 식에 work function을 포함하지 않고 우리가 알고있는 값인 band-gap을 포함하기 때문에 work function을 측정할 필요가 없어져 V.T를 설계하기가 편해진다는 것을 확인 할 수 있습니다. 이제 이전의 metal을 사용하였을 때 그렸던 V.T와 기판농도간의 그래프를 지금 위 식의 poly silicon을 이용한 V.T와 기판농도간의 식을 그려 비교해보겠습니다.

 

게이트에 metal이 아닌 poly silicon을 이용하면 위와 같이 PMOS의 V.T도 최적으로 만들어 줄 수 있는 도핑레벨을 찾아 낼 수 있게됩니다. 결국 전체적인 Threshold voltage를 위 방법을 이용하여 감소시켜줄 수 있습니다. 

 

V.T가 약 0.7V 였던 시절엔 위 방법을 사용하여 V.T를 약 0.3V까지 큰 폭으로 줄일 수 있어 매우 획기적이였습니다. 그러나 기술의 발전으로, 위 방법을 사용하지 않더라도 0.3V까지는 줄일 수 있으며 이에 더해 위 방법을 사용한다고 하더라도 예전과 같이 획기적으로 V.T가 줄지 않습니다. 이에 따라 요즘엔 n+, p+ poly를 만드는데 필요한 추가공정에 비해 V.T를 줄이는 매리트가 더 작아 잘 사용되지 않습니다.

마지막으로 Oxide interface charge(Q.i)와 그 효과에 대해 조금 더 자세히 알아보고 포스팅을 마무리하겠습니다. 

 

Oxide interface charge Q.i는 사실 ideal하게는 oxide에 존재해서는 안되는 defects 혹은 charges들입니다. 그러나 Amorphous(비정질)인 Oxide를 Crystalline(단결정)인 Si위에 성장시키는 과정과 이러한 공정상에서 이들은 필연적으로 생기게 됩니다. 이들은 양전하로 볼 수 있으며 따라서 반도체 표면에 음전하를 유도하게 되고 이로인해 band의 bending이 일어나 이 효과를 포함한 Flat band를 만들어주기위한 전압 V.FB에 영향을 주게되고 이는 V.T의 변화를 초래합니다. 물론 C-V 특성에도 영향을 끼치게 됩니다. Q.i는 다음과 같이 구체적으로 총 4종류로 나누어 볼 수 있습니다.

 

Oxide interface charge Q.i

첫번째로 Interface trap charge Q.it가 있습니다. 이 charge는 Oxide와 Si 접합에서의 interface state에 의한 charge 입니다. 에너지 밴드 개념 자체가 물질이 무한히 길다고 가정하여 성립된 개념이므로 언제나 물질의 끝에선 개념이 성립할 수 없게되어 표면이나 접합부분에선 band-gap에도 전자가 존재할 수 있는 interface state이 존재한다는 것은 전혀 이상할것이 없습니다. 이 state이 차있다면 접합부에 음전하가 있는것이고 비어있다면 양전하가 있는 것이라 생각하면 됩니다. 그렇다면 접합부분의 interface state이 모두 비어있다고 생각해보겠습니다. state이 모두 비어있으니 양전하가 있는것이고 이로 인해 접합부의 전하중성이 깨져버리게됩니다. 따라서 state의 절반정도를 전자들이 채워 접합의 전하중성을 유지해주어야 할 것 입니다. 문제는 interface state의 절반을 전자들이 언제 채워주는지입니다. interface state의 절반은 Maximum depletion region이 형성된 후 Strong inversion이 시작되기 전에 채워지게 되며 이후에 Strong inversion이 시작되게 됩니다.

 

이전 내용을 살짝 복습해보면 depletion region이 형성되고난 후 depletion region의 커패시턴스와 Oxide의 커패시턴스가 직렬로 연결된 형태로 보이게 되고 이로인해 Oxide의 커패시턴스보다 더 작은 depletion region의 커패시턴스에 전체 MOS 커패시터의 커패시턴스가 영향을 받는다고 했었습니다. 더불어 Maximum depletion region이 형성된 후 Strong inversion이 일어나고 표면에 전자들이 쌓이며 depletion region의 커패시턴스에 대한 영향이 점점 사라져 결국 Oxide의 커패시턴스로 전체 MOS 커패시터의 커패시턴스가 회복한다고 했었습니다.

 

그런데 위 상황에선 Maximum depletion region과 Strong inversion 사이에, interface state를 전자들이 채우는 과정이 추가되게 됩니다. Strong inversion이 일어나기 직전 interface state의 절반을 전자들이 채운다면 이때의 채워진 state에 의한 커패시턴스와 Maximum depletion region의 커패시턴스는 서로 병렬로 볼 수 있으며 커패시터의 병렬합성은 단순한 합이므로 이에따라 커패시턴스가 더 커지게 됩니다. 그러나 이렇게 커지더라도 Oxide의 커패시턴스보단 더 작으므로 MOS 커패시터의 커패시턴스는 병렬합성된 커패시턴스의 영향을 더 많이 받게 되며 병렬합성되기 이전보다 더 증가할 것 입니다.

 

interface state를 고려해주지 않았을 땐 위 그래프의 C.HF까지 내려갔다가 다시 올라갔었지만 interface state를 고려해주니 커패시턴스가 증가된 위치인 C.LF에서 다시 올라가는걸 볼 수 있습니다. High frequency에선 Oxide와 Si 접합에 free electron이 쌓일 수 없기 때문에 interface state를 채울수 조차 없는 반면 Low frequency에서는 Oxide와 Si 접합에 free electron이 쌓일 수 있고 interface state를 채울 수 있기 때문에 interface state이 C-V 그래프의 최저점인 Maximum depletion이 형성된 후에 바로 채워져 해당 커패시턴스와 병렬합성되어 전체 커패시턴스가 더 증가하는 그래프가 그려지는 것을 위를 통해 확인 할 수 있습니다.

 

위 그래프에서 C.LF와 C.HF의 차이는 Q.it의 density를 의미하게 되며 이는 C.it를 다음과 같이 구하여 계산할 수 있습니다.

 

 

interface charge density의 계산방법을 조금 더 설명해보면, Oxide interface charge는 interface state에 전자가 채워짐으로써 영향을 주게 되므로 interface state가 차있는양 일 것이며 fermi level 아래쪽만 차있을 것 입니다. 이에 따라 fermi level과 valence band 사이의 미소 에너지구간에서 interface charge의 미소양은 미소 에너지구간에 interface charge의 밀도를 곱해주면 되며, Fermi level은 기울기가 존재하지 않으므로 미분값은 0입니다(dE.F0). 또한 Q.it는 표면에 존재하기 때문에 표면에서의 E.V값은 bulk에서의 E.V값에 표면에 걸리는 전압의 차이일 것이므로 위와 같이 계산이 이루어 집니다.

 

두번째로 Oxide fixed charge Q.f Mobile ionic charge Q.m에 대해 함께 알아보겠습니다. Oxide fixed charge Q.f는 단순히 비정질과 단결정 물질이 접합되며 생기는 defect 라고도 생각해 볼 수 있으며 Mobile ionic charge Q.m은 Oxide를 growing하는 공정 중 Oxide내에 추가로 발생하게된 이온이며 Q.f와 Q.m 모두 양이온입니다.  Q.f와 Q.m은 Oxide와 Semiconductor의 접합에 가까이 위치할 수록 Q.i값에 더 큰영향을 주게 됨은 당연합니다. interface에서 Q.f와 Q.m이 상대적으로 더 멀리 떨어져 있다면 이들의 영향은 더 줄어들 것 입니다.

 

이들의 효과는 interface에서 강제적으로 Q.f와 Q.m을 더 멀리 떨어트려 놓았을 때의 C-V 특성곡선과 interface에 강제로 가까이 붙여놓았을 때의 C-V 특성곡선의 차이를 분석함으로써 확인 할 수 있습니다.

분석과정은 다음과 같습니다. 먼저, 게이트에 양전압을 가해주고 Oxide를 heating 해줍니다. 양전압을 가해주었으니 Q.f와 Q.m은 interface 근처로 이동(drift)할 것 입니다. Q.f 같은 경우엔 fixed charge이지만 가해준 열에너지에 의해 조금은 interface 쪽으로 더 움직일 수 있습니다. Q.m 같은 경우에도 가해준 열에너지에 의해 표면으로 더 많은 양의 Q.m이 interface로 이동하게됩니다. 이제 가해준 bias를 제거해주고 다시 온도를 실온으로 낮춰준 후, C-V 값을 측정하여 C-V 특성곡선을 그립니다. 두번째로, 게이트에 음전압을 가해주고 Oxide를 heating 해줍니다. 음전압을 가해주었으니 Q.f와 Q.m은 gate metal 근처로 이동할 것 입니다. Q.f는 fixed charge이지만 가해준 열에너지에 의해 조금은 움직일 수 있다고 위해서 설명한 대로 interface와 조금 더 멀어지게 됩니다. Q.m은 가해준 열에너지에 의해 더 많은 양의 Q.m이 gate meal 쪽으로 이동하게 됩니다. 마지막으로 가해준 bias를 제거하고 다시 온도를 내린 후, C- V 값을 측정하여 마찬가지로 C-V 특성곡선을 그립니다. 그려진 결과는 다음과 같습니다.

 

특성곡선을 그린결과, 첫번째 그래프인 Q.m과 Q.f를 최대한 interface 쪽으로 drift 시켰을 때 즉, Q.i를 키웠을때에 비해서 두번째 그래프인 Q.m과 Q.f를 최대한 interface에서 떨어트려 Q.i를 줄였을 때의 특성곡선이 오른쪽으로 더 shift된 것을 확인 할 수 있습니다. 그래프가 오른쪽으로 shift되었다는 것은 V.T가 증가하였다는 것이며 Q.i의 영향이 줄어들어 V.T에서 -Q.i/Ci이 감소함에 따라 V.T가 증가함은 당연한 결과입니다.

 

결국 Q.m과 Q.f의 변화는 Q.i의 변화를 의미하고 Q.i의 변화는 Threshold voltage V.T와 flat band voltage V.FB의 변화를 의미하게 된다는 것을 확인할 수 있습니다. 최종적으로 위 그래프에서의 flat band voltage V.FB의 차이를 계산함을 통해서 Q.f와 Q.m 또한 계산해낼 수 있습니다.

 

마지막 Oxide trapped charge Q.ot는 Oxide내에 결합이 안되어 발생되게 되는 전하이며 음전하와 양전하 형태로 모두 존재할 수 있습니다. 그러나 그 양이 매우 작아 무시할 수 있으므로 생략하겠습니다.

 

이번 포스팅은 여기서 마치고 다음 포스팅에선 본격적으로 MOSFET에 대해 알아보도록 하겠습니다.