MOSFET 기본에 대한 것들

fet(fIELD eFFECT tRANSISTOR)란 게이트에 전압을 걸어주고 이때 형성되는 전기장에 의해 나머지 두 단자에 흐르는 전류를 제어하는 DEVICE 입니다. 이와 같은 동작을 하기 위해선 게이트에 전류가 흐르면 안되며, ㅈㅓㄴ류를 흘리지 않게하는 다양한 방법에 따라 FET의 종류가 나뉘게 됩니다. 그 중 전류가 흐를 수 없는 부도체(Oxide)를  Gate에 연결해 전류를 막아주는 FET를 MOSFET 라고 합니다. 

 

우리가 MOSFET을 배우기에 앞서 MOS Capacitor에 대해 배운 이유는 간단합니다. MOSFET에서 게이트에 가해준 전압에 따라 어떻게 두 단자(Source, Drain)에 전류를 흘릴 수 있는 혹은 흘릴 수 없는 물리적인 환경이 만들어 지는지를 알아낼 수 있었기 때문입니다. 더불어 게이트에 얼마만큼의 전압이 걸려야(Threshold voltage V.T) 전류가 흐를 수 있는 channel이 형성되는지도 자세히 배울 수 있었습니다.

 

결국 MOS Capacitor에서 배운 결론을 한줄로 요약하면, 게이트에 가해준 전압 V.G Threshold Voltage V.T 이상 되어야 device가 동작한다. 입니다. 그렇다면 이번 포스팅부터는 MOSFET의 기본적인 구조와 동작, 출력과 전달 특성에 대해 알아보겠습니다.

먼저 채널이 형성 된 상태의 NMOS를 개략적으로 그려보면 다음과 같습니다.

 

 

우리는 V.GV.T 이상의 전압이 가해진다면 위와 같이 Channel이 형성되어서 전류가 흘려줄 수 있는 상태가 된다는 것을 잘 알고 있습니다. 그렇다면 전류가 실제 흐르기 위해선 어떻게 해야할까요? Drain에 양전압을 걸어주어 Source의 전자들을 Channel이라는 길을 이용하여 Drain 쪽으로 끌어와야 할 것 입니다.

 

가해진 Drain 전압에 의해 채널을 통해 Source에서 Drain으로 이동하는 전자

그렇다면 지금부터 drain에 전압이 걸렸을 시 전류가 흐르는 상황에 대해 조금 더 자세히 살펴보겠습니다.

 

우리는 MOS Capacitor에선 위 그림의 1번 경로를 x축으로 잡고 Energy band diagram을 그려왔었습니다. 이제부턴 2번 경로 즉, 채널이 형성되는 경로를 x축으로 잡고 전류가 어떻게 흐르는지를 살펴보기 위해 Energy band diagram를 각 과정별로 그려보고 분석해보겠습니다.

 

2번경로 과정1

먼저 아직 채널이 형성되지 않은 상황입니다. 이전의 MOS Capacitor의 flat band 상황이라 생각하시면 됩니다. 아직 채널이 형성조차 되지 않았고 Drain과 Source 양단의 전위차도 존재하지 않아 전류가 흐를 수 없으므로 Equilibrium(평형) 상태이며 이에 따라 Fermi level은 기울기를 가질 수 없음은 당연합니다. 또한 Source와 Body(Substrate), Drain과 Body(Substrate)간의 pn접합이 형성되기 때문에 위와 같이 band에 기울기를 가지게 되는 depletion region이 형성되게 됩니다. 이제 위 상태에서 Gate의 전압을 Threshold Voltage로 변화시켜보겠습니다.

 

2번경로 과정2

게이트에 Threshold Voltage를 걸어준 상황입니다. 이제 n-p-n 접합에서 p형 반도체의 intrinsic Fermi level E.i가 E.F아로 내려와 n형 반도체로 변화하여 전체적으로 하나의 n형 반도체 처럼 보이게 됩니다.아직 반도체 양단에 전위차를 걸어주지 않았기 때문에(V.D0) 전류가 흐르지 않으며 Fermi level은 일정합니다. 그러나 엄밀히 말하면 위 상황에선 diffusion current가 발생합니다. 그 이유는 간단합니다. depletion region 내부의 전기장의 크기가 걸어준 게이트 전압에 의해 감소했기 때문입니다. 이 부분은 다음 포스팅에서 더 자세히 다룰 것 입니다. 이제 위 상태에서 Drain에 전압을 걸어보겠습니다.

 

2번경로 과정3

Drain에 전압을 걸어주면 Source와 Drain양단에 전기장이 발생하고 이에 따라 전압분포가 생겨 전압이 걸려있는 만큼 band가 내려오는 결과를 얻습니다. 아래로 내려오는 이유는 간단합니다. 수학적으로 생각해보면 drain에 양전압을 가해주었고 Source는 항상 ground에 연결되어 있다고 생각하면 drain에서 source 방향으로 전기장이 형성됩니다. 이는 우리가 잡은 축의 방향과는 반대방향입니다. 위 band에서 채널의 기울기가 바로 전기장의 세기인데 전기장의 방향은 축의 방향과는 반대이므로 음수이기 때문에 band는 음의 기울기를 가져야합니다. 조금 더 물리적으로 생각해보면 걸어준 전기장의 방향에 따라 Source의 전자는 drain 쪽으로 이동할 수 있는 힘을 얻게 됩니다. Conduction band의 전자는 낮은 에너지 상태를 선호하며 Conduction band에서 낮은 에너지 상태는 아래쪽 이므로 전자가 Source에서 drain으로 이동할 수 있는 힘읃 얻게되는 것을 band에서 표현하기 위해선 band가 아래로 내려와야합니다. 따라서 위와 같이 밴드가 내려올 수 밖에 없습니다. 결론적으로 Source의 전자는 기울기에 의해 즉, 전기장에 의해 drift되어 drain으로 흘러 내려오게 되는것을 위를 통해 확인해 볼 수 있습니다.

 

Fermi level에 기울기가 생겨 헷갈리실 수도 있으나 간단하게 생각하면 됩니다. drift나 diffusion 혹은 이 둘의 결합된 형태의 전류는 페르미레벨의 기울기에 비례하는 값을 가지게 됩니다. 다시 말하면 전류가 없다는 것은 페르미레벨이 상수라는 것이며 평형상태라는 것이고 기울기가 존재하지 않는다는 것 입니다. 반대로 전류가 흐르는 상황은 평형상태가 아니며 페르미 레벨은 기울기를 반드시 가지게  됩니다. 결국 페르미레벨은 평형상태에서만 constant 하며 외부의 에너지가 들어오면 더이상 constant가 아닙니다.

 

참고식. 표동 및 확산 전류밀도와 페르미레벨 기울기의 관계

 

이번엔 채널이 형성되어 있는 상태에서 drain 양전압이 가해졌을 때의 1번경로에 대해 간단히 알아보겠습니다. 1번 경로에선 Metal과 Oxide를 생략하고 생각해보면 Channel-depletion region-p형반도체가 존재합니다. Channel을 n형 반도체라 생각한다면, pn접합과 마찬가지로 볼 수 있습니다. drain에 양전압을 걸었다는 것은 n형 반도체에 양전압을 걸었다는 것이며 이는 reverse bias가 걸린 상황과 마찬가지 입니다. reverse bias에서는 pn접합에서 전류가 흐를 수 없음은 당연합니다. 이미 잘 알고 있듯 외부에서 에너지가 가해지지 않은 평형상태일땐 페르메레벨은 상수이며(기울기 X), 외부에서 에너지가 가해지며 전류가 흐르는 상황에선 페르미레벨은 변화하며(기울기 O), 외부에서 에너지가 가해지지만 전류가 흐르지 않는 상황에선 페르미레벨은 끊어져 버리게 됩니다. 지금 우리는 마지막에 언급한 상황에 해당될 것 입니다.

 

위와 같이 Fermi level이 끊어져 마치 둘로 나누어 지는 것처럼 되는 현상을 Imref splitting이라 하며 위에서 보시다시피 가해준 drain전압(reverse bias 전압) 만큼의 차이가 생기게 됩니다.

 

여기서 한가지 생각해 볼 중요한 점이 있습니다.

 

우리가 잡은 1번 경로는 Drain에 매우 근접했습니다. 그렇다면, 1번 경로를 Source쪽으로 옮겨서 Energy band diagram을 그리면 어떻게 될까요? Drain에 양전압을 걸어준다는 표현을 자주 했었는데 조금 더 엄밀히 말하면 Drain과 Source 양단에 V.DS0의 전압을 걸어준다는 것이 더 정확한 표현입니다. 그렇다면 Channel에는 아까도 살펴보았듯 전압분포 V.D(x)를 가지게 되는데 해당 전압분포에 따라 Source쪽으로 갈수록 Channel과 p형 기판 사이에 Depletion region이 덜 생겨나게 되며 Drain 쪽으로 갈수록 Channel과 p형기판 사이에 Depletion region이 더 생겨나게 됩니다.

 

Drain에 전압이 가해져 전류가 흐르는 상황에서 Depletion region은 Source에서 Drain쪽으로 갈수록  증가하게 되고 이에 따라 Channel의 높이는 depletion region이 Drain쪽으로 감으로 증가함에 따라 이와 반대로 점점 감소하게 됩니다. Channel의 높이가 변화한다는 것은 각각의 위치마다 채널에 흐르는 전류가 다르다는 것을 의미합니다. 왜냐하면 채널의 높이가 줄어들면 채널의 저항이 커지며 전류와 저항은 반비례하므로 이에 전류가 영향을 받게되기 때문입니다. 하지만 채널의 높이는 애초에 매우 작기때문에 채널에 높이에 따라 크게 변화하지는 않습니다. 다만 위치 x에 따라 다르게 분포된 drain 전압으로 인해 채널의 높이가 변할 수 있듯이 전하량과 전기장의 세기 또한 위치에 따라 다른 값을 가지게 될 것 입니다. 이것들의 영향이 각각의 위치에서 전류의 양을 변화시키는 가장 큰요인이 될 것입니다. 

 

그렇다면 지금부터 채널에 흐르는 전류를 구해보겠습니다. MOSFET의 채널에 흐르는 전류는 가해준 drain과 Source 양단의 전위차에 의한 전기장에 의해 흐르므로 drift current 입니다. drift current 식을 이용하여 특정 위치 x에서의 전류식을 세워보면 다음과 같습니다.

 

Q.n(x)는 위치 x에서 채널의 전하량, u.n은 가해준 전기장에 따라 전자가 얼마나 빠르게 움직이는지를 알려주는 mobility, Z는 채널의 깊이, E(x)는 위치 x에서의 전기장의 세기 입니다. 단면적 A를 높이와 깊이의 곱이 아닌 깊이만으로 쓴 것이 헷갈릴 수 도 있는데, 채널의 높이는 매우 작기때문에 깊이만을 고려해준 것 입니다.

 

모빌리티와 Z는 상수이기 때문에 위 식에서 채널의 전하량만 구하면 전류를 쉽게 계산해 낼 수 있습니다. Threshold voltage 식으로 부터 채널의 전하량을 유도해 낼 수 있습니다.

 

위 유도식에서 헷갈릴 수 있는 부분은 .s2.F+V.D(x)로 표현되는 부분일 것 입니다. .s는 반도체 표면에 걸리는 전압입니다. 채널이 형성되어있고 drain에 전압이 가해진 상황에서 반도체의 표면에 걸리는 전압은 strong inversion을 위한 전압 2.F와 drain에서 가해준 전압 V.D(x)일 것이므로 .s2.F+V.D(x)로 표현됨은 당연합니다. 이제 적분을 해주면 전류를 구할 수 있습니다.

 

그런데 위 식을 잘 보면 Drain 전압에 대한 2차함수로 그래프가 그려집니다. Drain 전압을 가해줌에 따라 채널에 흐르는 전류인 I.D 증가해야하는데 최고점을 찍은 후 감소하는 형태로 그려지기 때문에 위 식은 I.D값이 최고점을 찍을 때 까지만 유효할 것 입니다. 그러면 I.D가 최대일때의 V.D값을 구해보면 다음과 같습니다.

 

그렇다면 V.DV.G-V.T 식의 의미는 무엇일까요? drain전압이 V.G-V.T의 값을 가지게 되면 채널이 pinch off 되게 됩니다.

 

V.DV.G-V.T - Pinch off

채널이 pinch off된 부분에선 depletion region의 전기장에 의해 휩쓸려 drain으로 전자가 흘러가게 됩니다. 또한 더이상 drain전압에 의해 전류가 증가하지 않게되고 일정한 전류가 채널에 흐르게 됩니다.

 

이제 MOSFET의 drain 전압에 따른 drain 전류(채널에 흐르는 전류)의 그래프를 위 두식을 이용하여 그려보면 다음과 같습니다.

 

하지만 사실은 drain전압에 증가함에 따라 pinch-off가 일어난 이후에 전류가 위와 같이 constant 해지진 않습니다. 그 이유는 drain 전압이 더 증가함에 따라 pinch-off 된 영역이 점점 더 증가하고 이로인해 채널의 길이 L이 감소하기 때문입니다. 전류식을 잘 보면 L은 분모에 존재하므로 L이 줄어들면 전류가 증가합니다. 그러나 이러한 효과는 채널의 길이가 매우 짧을때인 short channel에서 더 많은 영향을 받기 때문에 나중에 Short channel MOSFET을 다룰 때 다시 알아보도록 하겠습니다.

 

또한가지 살펴볼 점은 Gate전압이 증가함에 따라 채널에 흐르는 전류가 증가한다는 것 입니다. Gate전압이 증가하면 채널내의 전하량이 많아지므로 전류가 증가함은 당연합니다. 게이트 전압에 따른 채널에 흐르는 전류의 관계를 살펴보기 위해 그래프를 그려보겠습니다. 전류 식은 saturation에서의 전류식을 사용할 것이며 전류는 게이트전압의 제곱에 비례하므로 선형적인 그래프를 그리기 위해 게이트전압에 따른 채널 전류의 제곱근 그래프를 그려보면 다음과 같습니다.

 

그래프가 선형적으로 나오길 기대했지만 위와같이 비선형 그래프가 그려집니다. 첫번째로 위 그래프를 통해 생각해볼 점은 위 그래프의 기울기는 mobility와 비례한다는 것 입니다. 

 

기울기와 이동도 비례

기울기가 mobility와 비례한다고 생각을 한 후 위 그래프의 1번 영역을 한번 살펴보겠습니다. Gate 전압을 가해줌에 전기장의 세기가 증가하게되고 이에 따라 전자는 더 빨리 drift되어 mobility가 점점 증가되는 것이 우리가 알고있는 이상적인 경우입니다. 그러나, 1번 영역을 보면 게이트전압에 따라 기울기가 감소하는 즉, mobility가 감소됨이 나타납니다. 왜 게이트전압을 가해줌으로 인해 mobility가 감소하는 것일까요?

 

채널의 전자는 위와 같이 Drain 전압에 의한 전기장에 의해서만 움직이는 것이 아닌 Gate전압에 의한 전기장의 영향도 당연히 받게됩니다. 그런데 Gate전압이 점점 증가하면 채널의 전자는 Oxide와 Channel 접합부분에 가까이 붙게 되며 전자입장에선 해당 surface는 거칠기 때문에 surface가 아닌 bulk에서 이동할 때보다 mobility가 감소하게 됩니다.

 

더불어 게이트 전압을 키우면 줄히팅에 의해 온도가 상승하게 되므로 이로인해서도 mobility가 감소하게 됩니다.

 

마지막으로 살펴볼 부분은 2번 영역입니다. 다시 그래프를 가져와보겠습니다.

 

2번째 영역을 보면, 게이트에 Threshold voltage를 걸기도 이전에 MOSFET에 전류가 벌써 흐르는 것을 볼 수 있습니다. 이상적으로보면 위 그래프의 기울기 곡선과 같은 그래프가 그려져야할 것 입니다. Threshold voltage 이전에는 채널이 형성되지 않아 전류가 흘러선 안되기 때문입니다. 그러나 V.GV.T 이전에 전류가 흐르는것은 이번 포스팅 초반에 잠시 언급하였듯 diffusion current에 의한 전류이며 기기가 동작하기도 이전에 흐르는 전류이기 때문에 device의 파워 입장에서 상당히 좋지 않은 영향을 주게 됩니다. 이러한 전류를 Off current라고 합니다.

 

이번 포스팅은 여기에서 마치고 다음 포스팅에선 마지막에 언급한 Off current이 흐르는 영역인 Threshold Voltage아래의 영역인 SubThreshold 영역의 특성에 대해 알아보도록 하겠습니다.